AMD kündigt SSE5-Instruktionssatz an
AMD will ab 2009 die Leistung von x86-Prozessoren mit neuen Befehlen weiter steigern.
31. August 2007
Prozessorhersteller AMD hat eine neue Erweiterung des x86-Befehlssatzes angekündigt. SSE5 soll vor allem in den Bereichen High-Performance-Computing, Multimedia und Security eine Leistungssteigerung bringen. Die Spezifikationen sind per sofort erhältlich, nutzbar sind die SSE5-Instruktionen aber erst mit dem kommenden CPU-Kern "Bulldozer", den AMD ab 2009 in Produktform auf den Markt bringen will.
SSE5 bringt als Premiere Instruktionen mit drei Operanden auf die x86-Plattform - bisher gab es dies nur bei bestimmten RISC-Architekturen. Einzelne Kommentatoren sprechen deshalb schon vom Ende der Diskussion "RISC versus CISC".
Die Erhöhung der Anzahl Operanden, die eine einzige Instruktion verarbeiten kann, ermöglicht die Zusammenfassung mehrerer simpler Einzelbefehle in einer leistungsfähigeren Instruktion, die insgesamt schneller abgearbeitet wird. Ein Beispiel ist der neue Befehl "Fused Multiply Accumulate", der durch Kombination von Multiplikation und Addition iterative Berechnungen mit nur einer Instruktion erlaubt. Dies vereinfacht die Programmierung komplexer Grafik-, Audio- und vektormathematischer Algorithmen auf Assembler-Ebene merklich.
Intel will die AMD-Ankündigung nicht kommentieren und schweigt sich darüber aus, ob SSE5 auch in den eigenen CPUs zum Zug kommen wird. Im Moment sei man mit den neuen SSE4-Instruktionen glücklich, die in den Penryn-CPUs erstmals implementiert werden. (ubi)
SSE5 bringt als Premiere Instruktionen mit drei Operanden auf die x86-Plattform - bisher gab es dies nur bei bestimmten RISC-Architekturen. Einzelne Kommentatoren sprechen deshalb schon vom Ende der Diskussion "RISC versus CISC".
Die Erhöhung der Anzahl Operanden, die eine einzige Instruktion verarbeiten kann, ermöglicht die Zusammenfassung mehrerer simpler Einzelbefehle in einer leistungsfähigeren Instruktion, die insgesamt schneller abgearbeitet wird. Ein Beispiel ist der neue Befehl "Fused Multiply Accumulate", der durch Kombination von Multiplikation und Addition iterative Berechnungen mit nur einer Instruktion erlaubt. Dies vereinfacht die Programmierung komplexer Grafik-, Audio- und vektormathematischer Algorithmen auf Assembler-Ebene merklich.
Intel will die AMD-Ankündigung nicht kommentieren und schweigt sich darüber aus, ob SSE5 auch in den eigenen CPUs zum Zug kommen wird. Im Moment sei man mit den neuen SSE4-Instruktionen glücklich, die in den Penryn-CPUs erstmals implementiert werden. (ubi)
Artikel kommentieren
